東京高等裁判所 平成７年（行ケ）１０６号 判決 1998年3月26日
アメリカ合衆国
１００１３－２４１２ニューヨーク、ニューヨーク、アヴェニュー オブ ジ アメリカズ３２
原告
エイ・ティ・アンド・ティ・コーポレーション
（旧商号 アメリカン・テレフォン・アンド・テレグラフ・カムパニー）
同代表者
エー・ジー・スタインメッツ
同訴訟代理人弁理士
岡部正夫
同
井上義雄
同
加藤伸晃
同
岡部譲
同
臼井伸一
同
藤野育男
同
朝日伸光
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官
荒井寿光
同指定代理人
木南仁
同
鈴木朗
同
吉村宅衛
同
廣田米男
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告のための付加期間を９０日と定める。
事実
第１ 当事者の求めた裁判
１ 原告
(1) 特許庁が平成５年審判第１２４４９号事件について平成６年１１月７日にした審決を取り消す。
(2) 訴訟費用は被告の負担とする。
２ 被告
主文第１、２項と同旨
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、名称を「多機能データ信号処理の方法と装置」（その後「多機能データ信号処理装置」と補正）とする発明（以下「本願発明」という。）について、昭和５８年６月８日にアメリカ合衆国においてした特許出願による優先権を主張し、日本国を指定国として昭和５９年５月１０日になされた国際出願（国際出願番号ＰＣＴ／ＵＳ８４／００７００）に基づく特許法１８４条の５第１項の規定による書面を、昭和６０年２月８日に提出（昭和５９年特許願第５０２０００号）したが、平成５年３月３日、拒絶査定がなされた。そこで、原告は、同年６月２１日、審判を請求したところ、特許庁は、この請求を同年審判第１２４４９号事件として審理した結果、平成６年１１月７日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年１２月１４日、原告に対し送達された。なお、その際、原告のための出訴期間として９０日が付加された。
２ 本願発明の要旨（特許請求の範囲第１項の記載）
入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置において、
ｎ個の連続する入力データ信号ビットの状態を決定するための手段（例えば23、26）、ここでｎは該出力信号波形の該内容を定義するために必要な上記状態の数であり、及び
２n個の波形の複数の組を記憶し、該決定されたｎ個の状態に応答して該組の１つを選択して出力信号波形を構成する手段（例えば10、27、30）を含み、各組は該ｎ個の状態のそれぞれ異なった組合せに対応する波形の異なった集合からなり、
該複数の組の間の相違は該状態には無関係であり、
該記憶及び選択のための手段は該データ信号の周波数成分の２倍以上の速度のクロックを用いた組合せ信号波変換機能を用いさらにいかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されていることを特徴とするデータ信号処理装置（別紙図面１参照）
３ 審決の理由
審決の理由は別添審決書理由記載のとおりである（以下、同理由中における引用例記載の発明を「引用発明」（別紙図面２参照）という。）
４ 審決を取り消すべき事由
審決の理由のうち、本願発明と引用発明が、「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置」であること及び「該記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されていること」において一致していることは否認し、その余は争わない。
審決は、本願発明が、１ビットずつ連続して入力される入力データ毎に、それに対応するアナログ出力信号波を順次発生させることを内容とするものであるのに対し、引用発明が、そのような構成内容を有するものではないことから、両者は、上記のとおり原告が否認した点において一致しないにもかかわらず、これを一致すると誤って認定したものであるから、違法であり、取り消されるべきである。
(1) 本願発明に係るデータ処理装置の入力データ信号は、１ビットずつ時間的に流れていく時間系列のものであり、同装置は、そのような入力データ信号のデータ情報すなわちデータビットについて、その１つ毎に対応する波形を持つアナログ出力信号波を発生させるものである。
また、入力データ信号のデータビットの流れの中において、１つのデータビット毎に１つのアナログ波形を、「保留時間なく」（すなわち、遅延する時間を有することなく）順次発生させるように同期して刻時することで、データビット毎に選択されたアナログ波形間の継目は、連続的なものとなる。
(2) これに対し、引用発明は、従来のいわゆる関数発生器の一種であって、メモリMEMには、正弦波、のこぎり波、矩形波等の複数の波形データが記憶され、例えば、指令情報が00のときに正弦波データが読み出され、それが繰り返しＤＡコンバータDACに与えられてアナログ変換され、それにより連続した正弦波が発生するものである。
つまり、引用発明においては、いったん指令情報が与えられると、後は、メモリコントローラMCOTが、それに対応する波形データ（例えば正弦波データ）を、繰り返しメモリMEMから読み出すのであり、また、この指令情報は、固定的、静止的であって、本願発明のような入力データ信号の流れである時間的系列のものではない。
したがって、引用発明は、本願発明のように、一連の入力データ信号のデータ情報の流れにおいて、個々のデータビットに対応する波形を順次発生させるデータ信号処理装置ではなく、ｎ個の入力データ信号ビット（指令情報）に対応して、選択された同じ波形を繰り返し発生させる関数発生器であるとともに、その指令情報は、所定のビット速度を有するデータ信号の流れではないから、引用発明においては、この指令情報に同期してアナログ出力信号波を発生させるということはない。
このように、引用発明においては、指令情報は選択された固定的、静止的な値であって、入力データビットの時間的な流れの系列ではないから、そのアナログ出力波形の発生のタイミングは、指令情報の印加タイミングとは無関係である。
(3) なお、被告は、本願発明の入力データ信号について、「１ビットずつ時間的に流れていく時間系列のもの」を意味しないとするとともに、入力データ信号と出力データ信号波が同期していることは、本願発明の特許請求の範囲の記載において特定されていないと主張する。
しかしながら、本願明細書における実施例の記載（入力データがＮＲＺ入力とされている。）のほか、本願発明の特許請求の範囲（第１項）においては、「入力データ信号」が「周波数」を有すること及び記憶、選択のための手段が、「選択された組の間の連続した変換を与えるために同期して刻時されている」ことが記載されていることから、本願発明の入力データ信号が、引用発明のように静的なものではなく、１ビットずつ時間的に流れていく時間系列のものであることは明らかである。
また、そのような入力データ信号に対応するアナログ出力信号波を発生させるためには、出力信号である波形も時間的に流れていく時系列の信号とならなければならないし、入力データ信号との同期も不可欠であるから、本願発明の特許請求の範囲（第１項）において、上記のとおり、「選択された組の間の連続した変換」とされ、記憶及び選択のための手段が、入力データ信号と同期する連続した変換を与えるように刻時されていることが示されている。
(4) 以上のとおりであるから、引用発明に係る装置は、本願発明のように、「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置」ではなく、また、引用発明における記憶、選択のための手段であるメモリコントローラMCOT、メモリMEM、ＤＡコンバータDACは、「いかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されている」ものでもない。
したがって、本願発明と引用発明は、上記の点において一致するものではなく、審決は、その点において、両者の一致点の認定を誤ったものである。
第３ 請求の原因に対する認否及び被告の反論
１ 請求の原因１ないし３の各事実は認める。
同４は争う。
審決の認定、判断は正当であり、審決には原告主張の違法はない。
２ 取消事由についての被告の反論
(1)ア 本願発明は、特許請求の範囲（第１項）に記載されたとおりの「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置」に関するものである。
上記の技術的な内容は、上記請求の範囲に記載のとおりであって、明確に理解することができるところ、それによれば、その内容は、原告の主張より広いものであって、「入力データ信号は、１ビットずつ時間的に流れていく時間系列のものであり、本願発明に係る装置は、そのような入力データ信号のデータ情報すなわちデータビットについて、その１つ毎に対応する波形を持つアナログ出力信号波を発生させるもの」という限定的なものではない。
すなわち、本願発明の入力データ信号が「１ビットずつ時間的に流れていく時間系列のものである」ことは、本願発明の要旨に基づくものではない。
イ 他方、引用発明に係る装置は、入力データ信号である指令情報毎の内容に対応する指定された波形を持つ、任意のアナログ信号を発生させるものである。
そして、引用発明における指令情報は、任意波形発生装置から、連続するアナログ出力波形を発生させるための入力信号であるから、一般的に固定的、静止的な信号であっても、あるいは、時間的に流れていく時間系列の信号であってもよいことは、当業者において明らかであり、引用発明において、時間的に流れていく時間系列の信号を特に排除するとの理由も見当たらない。
したがって、引用発明においては、１ビットずつ時間的に流れていく時間系列の信号をも含むものである。
ウ 以上によれば、本願発明と引用発明とは、「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置」との点において一致するものであることは明らかであり、その点についての審決の認定に誤りはない。
(2)ア 引用発明に係る装置は、各種のアナログ信号波形の発生に際して、各種の指令情報をコントローラMCOTでデコードし、該波形のデータが記憶されている先頭アドレスから順次一定時間毎にメモリをアクセスし、波形データをＤＡコンバータに読み出し、同コンバータでこれをアナログ値に変換することによって任意波形を発生させるものである。
イ したがって、引用発明に係る装置は、複数の指令情報を連続して受けた場合、同じ動作を繰り返し連続した信号波形を発生させるものである。つまり、引用発明に係る装置は、指令情報の内容に対応して定められたアナログ信号波形を、指令情報毎に発生させるものであり、当然、あるタイミングにより連続して入力される指令情報に対しては、時間的に連続するアナログ信号波形を発生させるものである。
そのため、引用発明の上記構成は、本願発明の特許請求の範囲（第１項）の記載における「該記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されている」と格別相違するところは見当たらない。
ウ また、デジタル値の信号を扱うとき、各電子部品間をクロック信号で同期を取りながら出力信号を得ることは当然であり、引用発明に係る装置も、その出力波形は、当然、メモリ、ＤＡコンバータとともにクロック信号と同期して出力される。しかしながら、本願発明の特許請求の範囲（第１項）における上記イの記載が、原告主張のような対応関係をもって入力データ信号と出力信号波とが同期していることを示すものとは解されない。
エ 以上のとおり、本願発明と引用発明とは、「該記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されている」ことにおいても一致しているものであり、審決のこの点についての認定にも誤りはないものというべきである。
第４ 証拠
証拠関係は、本件記録中の書証目録に記載のとおりであるから、これを引用する。
理由
第１ 請求の原因１ないし３の各事実（特許庁における手続の経緯、本願発明の要旨、審決の理由）については当事者間に争いがない。
また、引用例の記載内容が審決認定のとおりであること、本願発明と引用発明とが、「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置」であること及び「該記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されていること」の点を除き、審決認定のとおり一致していること、本願発明と引用発明との相違点が審決認定のとおりであること、両発明の相違点１、２についての判断が審決記載のとおりであることについても、当事者間に争いがない。
第２ 本願発明の概要について
成立に争いのない甲第２号証（本願発明についての出願公表公報、以下「本願公報」という。）及び甲第３号証（平成５年７月２１日付け手続補正書）によると、本願発明の概要は以下のとおりであることが認められる。
１ 本願発明は、データ信号処理の方法と装置に関するものであり、特に、信号ビットコード変換及び予備等化のような機能に有用な方法と装置に関するものである（本願公報２頁右上欄４行ないし６行）。
２ 当業者には公知のように、２進の１と０の信号ビットの異なった組合せを用いたデジタル信号コードを別のコードに変換し、同じ情報を表現することが行われる。
それらのシステムでは、個々のビット信号は、両方のコードにおいて同じ方法で表現されるのが普通である。すなわち、２進の１のビットは両方のコードで同じ方法で表現され、２進の０は両方のコードで同じ方法で表現される。
ところで、２進信号ビットは、ベースバンド形式と変調形式の両方において、異なった方法で表現することができる。
ビットの表現形式にかかわらず、個々のビット表現形式を変更する必要の生じることがある。
しかし、例えば、無線伝送のためにビットコード変換を行うと、しばしば不都合な影響が生じる。
アール・イー・フィッシャーの論文「進歩した自動車電話サービスー装置試験の加入者セット」（「Bell System Technical Journal」1979年１月号123頁ないし143頁）の第１０図のマンチェスタビット符号器では、ベッセル低域フィルタが用いられている。
しかし、このようなフィルタは、データパターンに依存する出力振幅を持つ。この出力振幅におけるパターン依存性は、システム誤り率に影響を与え、更に、誤り率もパターン依存性を持つようになってしまう（同２頁右上欄７行ないし右下欄１８行）。
３ 本願発明は、このような問題点を解決するため、要旨記載の構成を採用したものである。
本願発明においては、複数のデータ信号入力ビット状態に関する情報が集められ、出力の信号波形の特性が決定される。該状態は、入力データ信号の最高周波数成分の２倍の速度より大きい速度を持つ局部クロック信号とともに用いられ、望ましい出力信号波を構成するために、組合せ論理回路を制御する（平成５年７月２１日付け手続補正書３頁２行ないし４頁３行、本願公報２頁右下欄２０行ないし３頁左上欄１行）。
４(1) 別紙図面１第１図は、本願発明の信号処理回路をデータ信号のビット形式変換装置に応用した場合の回路図である。
同第２図は、ベッセルフィルタ形の技術と比較した場合に、本願発明によって達成される改善を示すために、処理回路の出力信号スペクトルの大きさを表す図である。
同第３図から第６図は、第１図の信号処理を達成するために用いられている信号波形の図である（同３頁左上欄６行ないし１３行）。
(2) 第１図の信号処理回路は、アースレベルに対して不平衡なＮＲＺ入力信号を、アースレベルに対して平衡しているマンチェスタ（分割位相符号化システム）出力データ信号に変換するよう構成されている（同３頁左上欄１５行ないし１８行）。
ＮＲＺからマンチェスタヘのビットコード変換において、各マンチェスタビット波形の形は、入力ＮＲＺデータビットの現在のビット状態と、同じＮＲＺ入力信号の直前のビット状態とによって、主として定められる。したがって、２ビットに対し、４つの可能な別々のビット状態の組合せがあり、これがマンチェスタ出力の主たる形状を決定する。一般的にいうと、出力信号ビットの形状を規定するのにｎ個の入力ビット状態が用いられると、２nのビット状態の組合せが可能となる（同３頁右下欄１４行ないし４頁左上欄３行）。
(3) 別紙図面１第３図から第６図は、前ビットと現在のビットとの組合せ、すなわち00、01、10、11からなる２n個の２ビットデータ列を表すために、ＲＯＭ10に蓄えられているデータの４つの波形を示している。横軸は時間であり、ビットセルの開始点からの相対値で示されている。このようなビットセルの開始点は、軸上の中央、すなわちゼロ時刻位置になっている。よって、各図の波形は、直前のビットセルの後半分の波形と、これに続く現在のビットセルの前半分の波形とを含んでいる（同５頁右上欄９行ないし２０行）。
５ 本願発明の実施例によれば、本願発明のＲＯＭ変換方式は、データ信号を受信する回路の帯域通過特性に、周波数的にきわめて良く整合の取れた出力を発生する。この整合性の改善により、誤り率が減少する（同５頁左上欄１５行ないし１９行）。
また、本願発明の実施例によれば、別紙図面１第３図から第６図に示した信号波形は、次の３つの作用効果を有している。
(1) データ情報の再生についての作用効果
ビットコード変換のみについていえば、出力波形は、新しいビットコードでデータ情報を再生するようなものを任意に選べばよい。しかしながら、この変換の過程において、本願発明では、少なくとも２つの別の信号波形修正の１つ又はそれ以上を実現するという利点を持っている。
(2) 同図面第４図及び第５図の０から１への遷移及び１から０への遷移における波形の振幅制限についての作用効果
これらは、各図にあるように、ほぼ±１１０振幅単位に振幅を制限している。
これに対して、第３図及び第６図の０から０への遷移及び１から１への遷移は、ほぼ±１２５振幅単位だけ変化しており、これらは、無線受信局のフィルタにおいて、より大きな減衰を受ける。
よって、送信局の符号化操作において、前者の２つの遷移に振幅制限を設けることにより、受信局における任意の遷移において、実質的に同じデータビット振幅を持つ機会が大幅に増え、これにより、受信局においてデータパターンに依存するようなデータ振幅の出現を減らすことができる。
(3) 帯域制限機能についての作用効果
同図面第１図のＲＯＭ変換形の回路により、データ信号の大きな部分を無線装置の通過帯域に閉じ込めるという作用効果を実現している。また、本方式では、データ速度の高調波における干渉の大きさも減少させている（同５頁右上欄２４行ないし右下欄２行）。
第３ 審決取消事由について
そこで、原告主張の審決取消事由について判断する。
１ 原告は、本願発明に係るデータ処理装置について、その入力データ信号が、１ビットずつ時間的に流れていく時間系列のものであり、それに基づいて、入力データ信号のデータ情報（データビット）の１つ毎に対応するアナログ出力信号波を連続して発生させるものであるのに対し、引用発明は、指令情報に対応して、選択された同じ波形を繰り返し発生させる関数発生器であり、その指令情報は固定的、静止的であって、入力データ信号ビットの時間的な流れの系列でないから、指令情報に同期してアナログ出力信号波を発生させるものではないと主張する。
２ そこでまず、本願発明における「入力データ信号」について検討するに、
(1) 本願発明の特許請求の範囲（第１項）において、「入力データ信号」に関し次のとおり記載されていることは、前記第１のとおり当事者間に争いがない。「入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置において、
ｎ個の連続する入力データ信号ビットの状態を決定するための手段（略）、ここでｎは該出力信号波形の該内容を定義するために必要な上記状態の数であり、及び
２n個の波形の複数の組を記載し、該決定されたｎ個の状態に応答して該組の１つを選択して出力信号波形を構成する手段（略）を含み」
上記記載からみるならば、本願発明の「入力データ信号」は、「データ情報」を有し、「データ情報の内容」によりアナログ出力波形を指定するものであること、また、その指定は、「ｎ個の連続するビット」により行われるものであることが認められるが、上記記載においては、それ以上に、「入力データ信号」の内容として何らの限定も加えられていないことが明らかであり、更に、その点は、本願発明の特許請求の範囲（第１項）の記載全体を勘案しても同様というべきである。
(2) なお、これに対し、原告は、上記特許請求の範囲において、上記(1)の記載のほかに、「入力データ信号」が「周波数」を有すること、「記憶及び選択のための手段」が「選択された組の間の連続した変換を与えるために同期して刻時されている」ことがそれぞれ記載されていること、並びに、本願明細書の実施例の記載において、入力データが「ＮＲＺ入力」であるとされていることを挙げ、これらは、本願発明の「入力データ信号」が、１ビットずつ時間的に流れていく時間系列のものであることを示している旨主張する。
しかしながら、本願発明の特許請求の範囲（第１項）における上記各記載が、直ちに、本願発明の「入力データ信号」について、１ビットずつ時間的に流れていく時間系列のものであることを示すとはいえないことは、その記載自体から明らかであり、また、本願明細書における「ＮＲＺ入力」についての記載（前記第２、４(2)参照）も、それが本願発明の一実施例についてのものに過ぎない以上、そのことから、直ちに、本願発明における「入力データ信号」の内容を限定することができないことも明らかである。
したがって、原告の上記主張は理由がないものというべきである。
(3) 以上によれば、本願発明の「入力データ信号」は、「データ情報」を有し、「ｎ個の連続するビヅト」によりアナログ出力波形を指定するものではあるが、更に、その信号を、「１ビットずつ時間的に流れていく時間系列のもの」に限定して解すべき理由はないものというべきである。
(4) そして、上記のとおり、本願発明の「入力データ信号」が「１ビットずつ時間的に流れていく時間系列のもの」に限定されるものとはいえない以上、本願発明の特許請求の範囲（第１項）における「記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して、該選択された組の間の連続した変換を与えるために同期して刻時されている」との記載部分も、「入力データ信号」の１ビット毎に対応する波形を持つアナログ信号波を発生させることに限定されるものと解することができず、単に、「入力データ信号」に同期して選駅されたアナログ信号波を、連続して発生させることを意味するものといわざるを得ない。
２(1) 一方、引用発明が、入力データ信号である「指令情報」の内容に対応する指定された波形を持つ、任意のアナログ信号波形を発生させる任意波形の発生方式に関するものであり、「指令情報」をコントローラＭＣＯＴでデコードして、入力データ信号の状態を決定し、この信号をメモリＭＥＭに入力して、順次一定時間毎にメモリＭＥＭをアクセスし、所定の波形を選択した上、ＤＡコンバータＤＡＣに読み出し、アナログ値に変換してアナログ信号の波形に処理することを内容とするものであること、引用発明の「指令情報」がｎ個の連続するデジタル信号であること、また、上記「指令情報」が、メモリにアクセス、つまり、記憶すると同時に選択されて、ＤＡコンバータの出力に、アナログ信号の波形を、時間的に止まらず連続して出力させているものであることについては、前記第１（審決の認定に係る引用例の記載内容、本願発明と引用発明との一致点）のとおり当事者間に争いがなく、なお、成立に争いのない甲第４号証（引用例）においては、これらの点について、次のとおり記載されていることが認められる。
「任意の波形を発生させる方式は種々ある。たとえばメモリの所定アドレスに予め発生すべき発生データを発生順に記憶させておき順次メモリをアクセスして発生データを読出しこれをＤＡコンバータを介してアナログ値として任意アナログ波形を発生させる方式もその１つである。」（１頁左下欄１４行ないし１９行）「第２図の如き波形を発生する場合には予じめ所定時間間隔で該波形を分割し各時刻における電圧値を波形データとして順次メモリに、アドレスと時刻を対応させて記憶しておき、該アナログ波形発生に際しては指令情報をコントローラＭＣＯＴでデコードして該波形のデータが記憶されている先頭アドレスより順次一定時間毎にメモリをアクセスしＤ－ＡコンバータＤＡＣに読出し、ＤＡコンベータでこれをアナログ値に変換することにより任意波形を発生している。」（１頁右下欄６行ないし１６行）
(2) 以上によれば、引用発明における入力信号は、原告主張のとおり、それが固定的、静止的な信号であるとしても、「指令情報」を有し、その内容によりアナログ信号の波形を指定するものであり、また、その指定は、「ｎ個の連続するデジタル信号」により行うものである上、それに同期して、アナログ信号の波形を連続して出力させるものであることが明らかである。
３ 以上の１及び２における認定事実からみるならば、引用発明における「デジタル信号」と本願発明における「ビット」とは、その内容において一致するものであり、両者の入力信号に差異があるものとはいえず、また、両者は、入力信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生させる点においても一致し、アナログ信号が「いかなる可変性の保留時間をも除去して、該選択された組の間の連続した変換を与えるために同期して刻時されている」ことにおいて差異はないものといわざるを得ない。
４ そうすると、審決には、本願発明と引用発明との間における一致点の認定について、原告主張のような誤りはないものというべきである。
第４ 以上によれば、審決には原告主張の違法はなく、その取消しを求める原告の本訴請求は理由がないものというべきであるから、これを棄却することとし、訴訟費用の負担及び上告のための付加期間の定めについて行政事件訴訟法７条、民事訴訟法６１条、９６条２項を適用して、主文のとおり判決する。
口頭弁論終結の日 平成１０年３月１７日
（裁判長裁判官 竹田稔 裁判官 持本健司 裁判官 山田知司）
理由
（手続の経緯・本願発明の要旨）
本願は、１９８４年５月１０日（優先権主張１９８３年６月８日、アメリカ合衆国）を国際出願日とする出願であって、その発明の要旨は、当審において補正された明細書及び図面の記載からみて、その特許請求の範囲の必須要件項に記載されたとおりの、
「入力データ信号のデータ情報の内容に対応す る指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置において、
ｎ個の連続する入力データ信号ビットの状態を決定するための手段（例えば２３、２６）、ここでｎは該出力信号波形の該内容を定義するために必要な上記状態の数であり、及び
２n個の波形の複数の組を記載し、該決定されたｎ個の状態に応答して該組の１つを選択して出力信号波形を構成する手段（例えば１０、２７、３０）を含み、各組は該ｎ個の状態のそれぞれ異なった組合せに対応する波形の異なった集合からなり、
該複数の組の間の相違は該状態には無関係であり、
該記憶及び選択のための手段は該データ信号の周波数成分の２倍以上の速度のクロックを用いた組合せ信号波変換機能を用いさらにいかなる可変性の保留時間をも除去して該選択された組の間の連続した変換を与えるために同期して刻時されていることを特徴とするデータ信号処理装置。」
にあるものと認める。
（引用例）
これに対して、原査定の拒絶理由に引用された、本願の優先権主張の日前の昭和５３年９月２１日出願公開された「特開昭５３－１０８３５８号公報」（以下、「引用例」 という。）には、「入力データ信号である指令情報の内容に 対応する指定された波形をもつ 任意のアナログ信号波形を発生する任意波形の発生方式に関し、指令情報をコントローラＭＣＯＴでデコードして入力データ信号の状態を決定し、この信号を１０２４ワードの記憶容量であって、複数の波形データを記憶するメモリＭＥＭに入力して、順次一定時間毎にメモリＭＥＭをアクセスして、所定の波形を選択してＤＡコンバータＤＡＣに読みだし アナログ値に変換してアナログ信号の波形に処理する」ことが記載されている。
（対比）
引用例では、指令情報は、コントローラＭＣＯＴでデコードしていることが記載されているので、この指令情報は、ｎ個が連続するデジタル信号であるということができる。さらに、指令情報が与えられると、指令情報をデコードし、先頭アドレスより順次一定時間毎にメモリにアクセスして Ｄ－Ａコンバータに読みだし、アナログ値に変換していることからみて、指令情報は、メモリにアクセスつまり記憶すると同時に選択されて、ＤＡコンバータの出力に、時間的にとどまらずアナログ信号の波形を連続して出力させているものと認められる。
したがって、両者は、入力データ信号のデータ情報の内容に対応する指定された波形を持つアナログ出力信号波を発生するデータ信号処理装置であり、
ｎ個の連続する入力データ信号ビットの状態を決定するための手段であって、ｎは出力信号波形の内容を定義するために必要な状態の数である手段と、
波形の複数の組を記憶し、該決定されたｎ個の状態に応答して出力信号波形を構成する手段とを含み、
各組はそれぞれｎ個の状態の異なった組合わせに対応する波形の異なった集合からなり、
該記憶及び選択のための手段は、いかなる可変性の保留時間をも除去して、該選択された組の間の連続した変換を与えるために同期して刻時されている点で一致し、
１ 本願発明では、２n個の波形の複数の組を記憶し、その複敬の組の間の相違は、ｎ個連続する入力データ信号ビットで決定される状態には無関係である点であるの対して、引用例には、このような記載が明記されていない点、
２ 本願発明では、記憶及び選択のための手段はデータ信号の周波数成分の２倍以上の速度のクロックを用いた組合わせ信号波変換機能を用いているのに対して、引用例には、このような記載は明記されていない点で相違している。
（当審の判断）
相違点１について
引用例におけるメモリＭＥＭは、デジタル信号を任意のアナログ波形を出力するために複数の波形を記憶しおり、かっ１０２４ワードの記憶容量であることからみて、引用例の出力信号波形を構成する手段もｎビットの入力に対し ２n 個の波形の複数の組を記憶するようにすること、さらには、ここに記憶されている各波形はデジタル信号を任意のアナログ波形に出力するものであるから 指令情報の状態 （本発明でいうｎ個の連続する入力データ信号ビットの状態）とは異なる波形となるように無関係のものとすることは、いずれも 当業者が必要に応じて適宜に想到実施し得る程度のことといわざるをえない。
したがって、上記相違点１は格別なものといえない。
相遠点２について
電気信号データを処理する電気装置において、データ信号をメモリに書込み記憶しそしてメモリから読出し選択するとき、メモリとともにその入出力に関連する回路をふくめて、回路全体をクロックパルスで同期をとって動作させることは周知技術である。そして、クロジクパルスをどの程度の周波数とするかは、使用する入力データ信号の周波数と所用の出力アナログ信号に対応して当業者が適宜に選択し得るものであり、本願発明のようにデータ信号の周波数成分の２倍以上の速度のクロックを用いた信号波形変換機能を用いることは、設計の際に当業者が必要に応じて容易に実施し得る程度のことにすぎない。
（むすび）
したがって、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
よって、結論のとおり審決する。
別紙図面１
<省略>
<省略>
図面の簡単な説明
本発明の種々の特徴、目的及び利点は、次に述べる詳細な説明と、以下に説明する添付図面とを参照することによつてより良く理解されよう。
第１図は本発明の信号処理回路をデータ信号のビツト形式変換装置に応用した場合の回路図であり、
第２図は前述のベツセルフイルタ形の技術と比較した場合に本発明によつて達成される改善を示すために、処理回路の出力信号スペクトルの大きさを表わす図であり、
第３図から第６図は第１図の信号処程を達成するために用いられている信号波形の図である。
別紙図面２
<省略>
図面の簡単な脱明
第１図は従来の任意波形発生器、第２図は従来方式を説明するための任意波形、第３図は本発明に係る記憶情報のフオーマツト、第４図は本発明に係る任意波形発生器である．
図中、１はメモリコントローラ、ＭＥＭはメモリ、ＤＡＣはＤＡコンバータである．