東京高等裁判所 昭和５９年（行ケ）６２号 判決 1985年12月10日
原告 富士通株式会社
右代表者代表取締役 山本卓眞
右訴訟代理人弁理士 松岡宏四郎
井桁貞一
被告 特許庁長官 宇賀道郎
右指定代理人通商産業技官 臼田保伸
<ほか二名>
主文
特許庁が、同庁昭和五四年審判第一八七八号事件について、昭和五十八年十二月二十六日にした審決は、取り消す。
訴訟費用は、被告の負担とする。
事実
第一当事者の求めた裁判
原告訴訟代理人は、主文同旨の判決を求め、被告指定代理人は、「原告の請求を棄却する。訴訟費用は原告の負担とする。」との判決を求めた。
第二請求の原因
原告訴訟代理人は、本訴請求の原因として、次のとおり述べた。
一 特許庁における手続の経緯
原告は、昭和四十九年十一月二十七日、名称を「半導体記憶装置」とする発明につき特許出願（昭和四九年特許願第一三六六八五号）をしたところ、昭和五十三年十二月十二日、拒絶査定を受けたので、昭和五十四年三月一日、これに対する審判の請求をし、同年審判第一八七八号事件として審理されたが、昭和五十八年十二月二十六日、「本件審判の請求は成り立たない。」との審決があり、その謄本は昭和五十九年一月三十一日原告に送達された。
二 本願特許請求の範囲
一導電型半導体基板上の反対導電型エピタキシャル層内に、記憶セルを構成するトランジスタ複数と周辺回路のトランジスタとを形成して成る接合破壊型のプログラム可能読出専用の半導体記憶装置に於いて、記憶セルを構成するトランジスタのベースの深さを、周辺回路のトランジスタのベースの深さよりも深く形成したことを特徴とする半導体記憶装置。（別紙図面参照）
三 本件審決の理由の要点
昭和五十八年十月五日付手続補正書の特許請求の範囲は前項記載のとおりである。
そこで検討すると、記憶セルのトランジスタのベースの深さを３μとする（右手続補正書により補正された明細書（以下、単に「明細書」という。）第五頁第九行乃至第一一行）と、記憶セルのトランジスタの電流増幅率を下げることができるので、寄生PNPトランジスタと記憶セル用トランジスタの電流利得の和が１より小さくなり、サイリスタ導通による書込電流の側路が生じなくなり、確実な書込みが可能となる（明細書第五頁第一六行乃至第六頁第三行）旨記載されており、明細書第四頁第五行乃至第九行に記載された本願発明の目的、即ち「周辺回路トランジスタの特性を犠牲にすることなしに、サイリスタ作用を抑制して確実な書込みが可能な半導体記憶装置を提供する」におけるサイリスタ作用の抑制が記憶セルのベースの深さを大きくすることにより電流増幅率を下げることに基づくものであることが明示されている。
更に、明細書第六頁第九行乃至第一八行及び第４図には、記憶セルを構成するトランジスタのベースの深さを1.8μとした従来の場合に比し、ベースの深さを2.4μとした本願発明の実施例の場合に書込み歩留りが向上することが示されている。
これらの記載によれば、本願発明において確実な書込みが可能となる理由は、記憶セルを構成するトランジスタのベースの深さを深く形成したことに基づくものと認められ、この点は、本願発明の必須の構成要件であると認められる。
然るに、本願特許請求の範囲には、前記のとおり、記憶セルを構成するトランジスタのベースの深さと周辺回路のトランジスタのベースの深さとの相対的な関係を特定するに止まり、前述したように本願発明の目的を達成するために必須の構成要件と認められる、記憶セルを構成するトランジスタのベースの深さについて直接的に特定するところがなく、したがって、サイリスタ作用を有するトランジスタからなる記憶セルを用いるものであっても、周辺回路のトランジスタのベースの深さがこの記憶セルのベースの深さより浅ければ本願特許請求の範囲の構成要件を具備するにかかわらず、本願発明の前記目的を達成しえないものとなることは明らかである。
請求人（原告）は、意見書において、本願発明は、単にサイリスタ作用による書込み不良防止のみを目的とするものではなく、集積密度や動作速度、更には不所望な接合破壊の防止等現実的には重要な諸要求を考慮のうえで、最も実用効果大の問題解決策を提供することが究局的な目的であり、明細書により十分説明されているものと考える旨主張する。
然しながら、本願発明がサイリスタ作用による書込不良防止を少なくとも一つの目的としていることは、この主張においても請求人（原告）が認めるとおりであり、本願出願当初の明細書における効果の記載も、サイリスタ作用を抑制して確実な書込みが可能な半導体記憶装置を提供すること（出願当初の明細書第三頁第七行乃至第一〇行）、サイリスタ作用による書込電流の回り込みが阻止されて書込みが確実になること、及び記憶セルを構成するトランジスタのベース・コレクタ接合の破壊が防止される（明細書第五頁第一九行乃至第六頁第四行）というに止まるものであって、これらの効果がいずれも記憶セルを構成するトランジスタのベースの深さを深くしたことのみに基づくものであって、周辺回路のトランジスタのベースの深さとの比較に関するものではないことが明らかである以上、前記主張は採用するに由ない。
以上のとおりであって、本願特許請求の範囲は、その構成に欠くことができない事項を欠如しているものというほかなく、特許法第三六条第五項の規定を満たしていないものと認めるから、本願は、拒絶すべきものである。
四 本件審決を取り消すべき事由
１ 本願発明の必須構成要件は、特許請求の範囲に規定するとおりであり、本件審決が指摘する部分は、「記憶セルを構成するトランジスタのベースの深さを周辺回路のトランジスタのベースの深さより深くする」とすることで、必須の構成要件として必要かつ十分であり、本願発明の目的を達成することができるのである。
然るに、本件審決は、その認定ないし判断を誤り、右の「記憶セルを構成するトランジスタのベースの深さ」を直接的に特定していない、即ち具体的数字をもって明示するところがないから、本願特許請求の範囲は、本願発明の目的を達成する要件としての、構成に欠くことができない事項を欠如しているとし、特許法第三六条第五項の規定を満たしていないとした違法がある。
２ 右に述べた点を詳述すれば、次のとおりである。
本願出願当時、当業技術者間においては、①トランジスタの電流増幅率を定めるパラメーターは種々あって、中でもベース深さが大きな影響を及ぼすこと、②サイリスタ動作の原理、③集積回路ではその構成素子をすべて共通の製造工程で作るのが基本であることなどが技術的常識の事項に属し、したがって明細書から、本願発明の本質が両トランジスタのベースの深さを集積回路技術の基本に反して敢えて相違せしめたという相対的関係にあることが、当然理解できる。即ち、明細書の記載から、従来技術においては集積回路技術の基本に則り周辺回路のトランジスタも記憶セルのトランジスタもベースの深さを同一にしており、その深さは周辺回路のトランジスタの特性を基準として決定していたのに対し、サイリスタ作用による書込不良の発生という問題点の究明・発見を行った結果、本願発明では、右問題点の解決のため、サイリスタ作用を決定する電流増幅率を記憶セルのトランジスタ側では低減させるという考えに基づいて、記憶セルのトランジスタのベースを集積回路技術の基本に反して敢えて周辺回路のトランジスタのベースとは異なる深さとし、記憶セルを構成するトランジスタのベースの深さを周辺回路のトランジスタのベースの深さよりも深くするという構成とし、これにより電流増幅率を顕著に低減させ、記憶セルの書込み不良の発生頻度を減少させるという効果を奏することを、当然理解することができるのである。要するに、明細書全体の趣旨から、本願発明では、記憶セルのベースそのものの深さを規定したことにあるのではなく、周辺回路のトランジスタのベースより深くするという相対的関係にあることを当然に理解することができる。
右のとおりであるから、本件審決が、明細書の記載を引用したうえで、「本願発明において確実な書込みが可能となる理由は、記憶セルを構成するトランジスタのベースの深さを深く形成したことに基づく、」とか、「記憶セルを構成するトランジスタのベースの深さについて直接的に特定するところがなく、」とした認定判断は誤りである。
なお、本件審決は、明細書に、「記憶セルのトランジスタのベースの深さを３μとすると確実な書込みが可能となる」旨の記載があるとし、あたかも本願発明の目的・構成ないし効果は専らベースの深さを３μとすることのみにより達成されているかのように解しているが、誤りであって明細書全体の記載からすれば、従来技術、問題点及び本願発明の特徴を述べ、続いて、実施例についての記載中で、一例として、周辺回路のトランジスタのベースの深さが２μのときに記憶セルのトランジスタのベースの深さを例えば３μとする旨説明していることが明らかであるのであるから、ベースの深さを３μにするというのは一例にすぎず、周辺回路のトランジスタより記憶セルのトランジスタのベースをより深くすることが本願発明の本質的事項であることを理解することができる。また、本件審決は、本願願書添附図面（以下、単に「図面」という。）第４図に関しても、ベースの深さを2.4μとしたことのみにより本願発明の目的・構成ないし効果が達成されているかのように解しているが、誤りであり、右第４図に関連した明細書の記載から、周辺回路のトランジスタも記憶セルのトランジスタも、ベースの深さを一律に1.8μとした従来例に比べて、本願発明において記憶セル側のベースの深さをより深い2.4μとした場合に書込み歩留り向上の効果が得られたと説明していることを理解できるのである。
３ 被告は、「従来の装置を基準にすると」として、③及び④の態様は本願発明の所期の効果を奏しない旨主張するが、その前提とする「従来の装置」なるものが、明細書において比較基準としている従来技術とは別異のものであるから、右主張は理由がない。即ち、明細書では、本願発明の目的効果に関し、周辺回路のトランジスタのベースの深さは、従来技術でも本願発明でも同一であることを前提として説明をしていることは明らかで、その第二頁第五行ないし第九行では、従来技術につき記憶セルのトランジスタのベースの深さは周辺回路のトランジスタと同一で、深さは周辺回路のトランジスタの特性を重視して設計する旨説明し、第九頁第一四行ないし第一六行で周辺回路のトランジスタのベースの深さは可及的に浅いある一定の深さとすることが説明されている。そして、周辺回路のトランジスタのベースの深さは無闇に浅くしうるものではないこと、トランジスタの動作速度向上のためにはベースの深さを浅くすべきこと、しかしベースの深さが浅くなると種々の製造上の困難を生じることは、周知の技術事項に属する。よって、明細書での説明から、本願発明は、周辺回路のトランジスタのベースの深さは一定の技術水準においては一定の深さを有することが前提で、無闇に浅くはできないことが前提である。また、本願発明では周辺回路のトランジスタのベースの深さを従来よりも深くはしないことを前提としていることも明白である。即ち、明細書によれば、本願発明によるサイリスタ作用を抑制する効果が、記憶セルのトランジスタのベースの深さを深くして電流増幅率を下げることに基づいている（第五頁第一六行ないし第六頁第三行、同頁第一七行ないし第七頁第二行）ところ、これに対する従来技術についての説明では、従来、記憶セルのトランジスタのベースの深さは周辺回路のトランジスタと同一で、深さは周辺回路のトランジスタの特性を重視して設計する旨（第二頁第五行ないし第九行）及び本願発明の目的についての説明では、周辺回路のトランジスタの特性を犠牲にしないことを前提として記憶セルでのサイリスタ作用を抑制することを目的とする旨（第四頁第五行ないし第九行）明らかにしている。したがって、周辺回路のトランジスタの特性を犠牲にしないとの記載は、周辺回路のトランジスタのベースの深さは従来より深くはしないことを意味していることは明らかである。けだし、単にサイリスタ作用を抑制するだけなら記憶セルのトランジスタのベースの深さを従来より深くしさえすればよいことは明らかで、しかし従来技術によるとその場合周辺回路のトランジスタのベースも同様に従来より深く形成されてしまい、その特性が犠牲にされるので、そのように周辺回路のトランジスタの特性を犠牲にはしないことが本願発明の目的であり、したがって、周辺回路のトランジスタのベースの深さは従来より深くしないことを意味することを当然理解できるからである。以上要するに、明細書においては、周辺回路のトランジスタのベース深さは無闇に浅くできるものではなく、また本願発明ではこれを従来よりも深くはしないことを前提としてサイリスタ作用を抑制する効果を述べていることは明白で、本願発明において比較の基準としている従来技術は、周辺回路のトランジスタのベースの深さが本願発明と同一のものであることは明らかである。
第三被告の答弁
被告指定代理人は、請求の原因に対する答弁として、次のとおり述べた。
原告主張の事実中、本件に関する特許庁における手続の経緯、本願特許請求の範囲及び本件審決の理由の要点がいずれも原告主張のとおりであることは認めるが、その余は争う。本件審決の認定ないし判断は正当であり、原告主張のような違法の点はない。即ち、
一 本件審決が、「本願特許請求の範囲の記載はその構成に欠くことができない事項を欠如している」としたのは、「本願発明の目的を達成するために必須の構成要件であると認められる「記憶セルを構成するトランジスタのベースの深さ」について、直接的に特定するところがない」ことをいうのであり、しかして、右の「直接的に特定する」というのは、記憶セルを構成するトランジスタのベースの深さを、例えば「何ミクロン」との具体的数字をもって明示することをいうものである。言い換えれば、本願特許請求の範囲のように、「周辺回路のトランジスタのベースの深さよりも深く形成した」とするだけでは、本願発明の目的即ち、「周辺回路トランジスタの特性を犠牲にすることなしにサイリスタ作用を抑制して確実な書込みが可能な半導体記憶装置を提供する」という目的を達成することができないのである。
二 本件出願についての原査定の拒絶理由に引用した特許出願昭和四七年四一七八一号公告公報の第４図及びこれに関する説明にも明らかなように、一個の集積回路上に形成されるトランジスタのベース深さを異ならしめることは本件出願前公知のことに属し、原告も、本件審判請求理由書において、右公報につき、「同一半導体基板に、低い降伏電圧を有するが高い電流利得を有するベース幅の狭いトランジスタと、高い降伏電圧を有し中程度の電流利得を有するベース幅の広いトランジスタとを形成すること」が記載されていることを認めている。したがって、従来の集積回路技術においては各トランジスタのベースの深さが同一であるとし、これを根拠とする原告の主張は理由がない。
三 本願発明が、記憶セルのトランジスタのサイリスタ作用によって所望の情報を確実に書込むことができない場合が生じる欠点を改善しようとするものであること、この目的を達成するために記憶セルのトランジスタのベースの深さを深く形成することによりこのトランジスタの電流利得を下げてサイリスタ作用を防止しようとすることにあることは、明細書により明らかである。そして、本願特許請求の範囲の構成には、従来の装置（周辺回路のトランジスタと記憶セルのトランジスタとのベースの深さが等しく、サイリスタ作用によって歩留りの低い従来の半導体記憶装置）を基準にすると、①記憶セルのトランジスタのベースの深さを周辺回路のトランジスタのベースの深さよりも深く、そして両方のベースの深さを従来よりは深くする。②記憶セルのトランジスタのベースの深さを従来より深く、周辺回路のトランジスタのベースの深さは従来通りとする。③記憶セルのトランジスタのベースの深さは従来通りとし、周辺回路のトランジスタのベースの深さを従来より浅くする。④記憶セルのトランジスタのベースの深さは周辺回路のトランジスタのベースの深さよりも深く、そして両方のベースの深さは従来より浅くする、の四態様が含まれるところ、①及び②は記憶セルのトランジスタのベースの深さが従来のものより深いことから、従来のものよりサイリスタ作用の防止が図れるが、③は従来と同様にサイリスタ作用を生じ、④は従来に比しサイリスタ作用の発生が多くなる、と認められるから、③及び④の態様については、本願発明の所期の効果を奏することはできないのであって、このことは、本願特許請求の範囲が、本願発明の必須の構成要件即ち記憶セルのトランジスタのベースの深さの特定が欠如していることに基づくことは明らかであり、本件審決に誤りはない。なお、この必須の構成要件については、明細書中に、サイリスタ作用を防止できる記憶セルのトランジスタのベースの深さとして、2.4μ及び３μの数値だけが独立的に開示されているにすぎず、そのベースの深さの下限、ベースの深さの変化に対応する歩留りの変化の様子などについての開示がなされていない以上、この2.4μを記憶セルを構成するトランジスタのベースの深さの下限とすることを本願特許請求の範囲に特定することが必要である。
四 原告は、サイリスタ作用による書込み不良の生じる「従来の装置」として、周辺回路のトランジスタと記憶セルのトランジスタのベースの深さが同一であるという条件だけを想定すべき旨を主張しているが、誤りである。即ち、サイリスタ作用によって所望の情報を確実に書込むことができない場合が生じるのは、従来の装置における記憶セルのトランジスタのベースの深さが浅い（例えば1.8μ）ことによるもの、即ち記憶セルのトランジスタの構造にのみ依存するものであって、周辺回路のトランジスタと記憶セルのトランジスタのベースの深さが同一であることによるものでないことは明細書（第三頁第二行ないし第一六行及び第六頁第九行ないし第一四行）によって明らかであり、更に、本願発明が記憶セルのトランジスタのベースの深さを「従来の装置」よりも深くする（例えば３μ）ことにより、記憶セルのトランジスタの電流増幅率を下げ、記憶セル間に生ずる寄生トランジスタと記憶セルのトランジスタの電流利得の和を１よりも小さくしてサイリスタ作用の発生を防止するものであることも明細書に明らかである以上、「従来の装置」としては、記憶セルのトランジスタのベースの深さが浅い（例えば1.8μ）ために、記憶セル間に生じる寄生トランジスタと記憶セルのトランジスタの電流利得の和が１よりも大きく、そのためにサイリスタ作用が生じるものを想定するのが相当だからである。
第四証拠関係《省略》
理由
一 本件に関する特許庁における手続の経緯、本願特許請求の範囲及び本件審決の理由の要点についての原告主張の事実は、当事者間に争いがない。
二 そこで、本件審決を取り消すべき事由の有無について判断する。
１ 当事者間に争いのない本願特許請求の範囲に《証拠省略》を総合すれば、「プログラム可能の読出専用半導体記憶装置における接合破壊型は、ＰＮ接合を書込電流によって破壊するものであり、通常、半導体基板上のエピタキシャル層内に記憶セルをマトリックス状に形成するとともに、周辺回路のトランジスタも形成するものであること、したがってベース拡散の深さは周辺回路のトランジスタも記憶セルも同じものであったこと、そしてこのベース拡散の深さは周辺回路におけるトランジスタの特性を重視してベース幅が小となるように設計されるものであるから、記憶セル（用トランジスタ）においては書込時にエミッタ・ベース間のＰＮ接合のみでなく、ベース・コレクタ間のＰＮ接合までも破壊される場合があること、例えば本願願書添附図面第２図（別紙図面第２図）に示すサイリスタの等価回路で示されるＰＮＰのトランジスタＱ２が記憶セルＣＬ４と記憶セルＣＬ５との間の寄生トランジスタで構成される一方、Ｑ１記憶セルＣＬ５としてのＮＰＮのトランジスタで構成され、そしてトランジスタＱ１、Ｑ２の電流利得の和が１に等しいときにＰＮＰＮの四層ダイオードとしてのスイッチング動作が生じるもので、これが前述のサイリスタ作用となって現れること、この場合の寄生サイリスタ作用による導通電圧は、記憶セル書込に要するエミッタ・ベース逆方向降伏電圧（例えば７Ｖ位）とベース・コレクタ順方向電圧（0.7Ｖ位）の和よりずっと低くなり、書込電流はほぼ全部側路されてしまうこと、したがって従来のプログラム可能の読出専用半導体記憶装置においては所望の情報を確実に書込むことができない場合が生じる欠点があったこと、しかして本願発明は右のような欠点を改善したものであって、その目的とするところは、周辺回路トランジスタの特性を犠牲にすることなしに前記のようなサイリスタ作用を抑制して確実な書込みが可能な半導体記憶装置を提供するものであり、右目的達成のため、本願発明における半導体記憶装置においては、本願特許請求の範囲のとおりの構成としたものであること」を認めることができる。
２ ところで本件審決は、本願特許請求の範囲における構成のうち、「記憶セルを構成するトランジスタのベースの深さを、周辺回路のトランジスタのベースの深さよりも深く形成した」との構成は、記憶セルを構成するトランジスタのベースの深さについて直接的に特定するところがないとし、この深さについて具体的数字をもって明示していないから本願発明の目的を達成しない旨認定判断し、本願特許請求の範囲の記載はその構成に欠くことができない事項を欠如している、とするものであり、被告もその旨述べるところ、原告は、本件審決が指摘する右構成部分は、本願発明の須構成要件として必要かつ十分で、その特定に欠けるところがないから、本件審決の右認定判断は誤りである旨主張するので、判断する。
（一） 当事者間に争いのない本願特許請求の範囲、右１に認定の事実及び《証拠省略》を総合すれば、次の事実、即ち、本願発明は、「記憶セルを構成するトランジスタのベースの深さを、周辺回路のトランジスタのベースの深さよりも深く形成した」ことを構成要件の一つとするものであり、周辺回路のトランジスタのベースの深さについては、直接的には、即ち具体的数字をもって限定するものではないけれども、本願発明はまた、「一導電型半導体基板上の反対導電型エピタキシヤル層内に、記憶セルを構成するトランジスタ複数と周辺回路のトランジスタとを形成して成る接合破壊型のプログラム可能読出専用の半導体記憶装置」も構成要件の一つとするものであり、然しながら、本願特許請求の範囲のその記載形式からみて、同構成要件は、本願発明の前提要件をなすものであることを、認めることができる。よって、まずこの点について判断する。
（二） 右前提要件の技術的意味は、その特許請求の範囲としての記載だけからは必ずしも明らかではない。そこで、検討するに、
(1) 《証拠省略》によれば、前記二、１に認定した事実のほか、以下のような事実が認められる。即ち、第３図（別紙第３図）は本願発明の実施例の要部説明図であるところ、本願発明の同実施例では、周辺回路のトランジスタは、ベース・コレクタの耐圧及び電流増幅率の関係で、例えばそのベースＢ１の深さは２μであり、記憶セルのトランジスタのベースの深さはそれよりも深く例えば３μとし、記憶セル用トランジスタ列は行線用共通コレクタ領域Ｃ２内にベース、エミッタを複数配列してアレイ状に構成するが、これは従来のこの種の記憶装置一般と同じで、このような構成とすることによって記憶セルのトランジスタの電流増幅率を下げることができるので、第２図（別紙第２図）に示した回路の寄生ＰＮＰトランジスタと記憶セルのトランジスタの電流利得の和が１より小さくなり、サイリスタ導通による書込電流の側路が生じなくなり、隣接の記憶セルがすでに書込まれた状態においても確実な書込みが可能となること、しかして、電流増幅率を下げるには、ベース深さを大とすることのみでなく、エミッタ深さを小とするとか、エミッタ・ベース・コレクタの各不純物濃度の関係を調整するほかエミッタ・コレクタの対向面積を変えるなど種々の方策が可能であること、本願発明においては、記憶セルのトランジスタのベースの深さを周辺回路トランジスタとの比較において規定する理由は、実際的には、プログラム可能の読出専用半導体記憶装置では同一エピタキシャル層内に両トランジスタが作り込まれるからであること。以上のような事実を認めることができ、これが認定を左右するに足る証拠はない。そして、
(2) 《証拠省略》によれば、①本来の半導体集積回路素子はすべてトランジスタを作る過程において同時に作り込まれること、②集積回路においてはこれらを構成する回路素子はすべてに共通の製造工程によって製造されるのであって、例えば集積回路の抵抗体はシリコン・プレーナ型トランジスタと同一製造工程を通って作られること、③トランジスタ構造と電流利得の関係はをもって表され（右式中、βはエミッタ接地電流増幅率、ＸＢはベース厚さ、ｐＥはエミッタ抵抗率、ｐＢはベース抵抗率、ＡＥはエミッタ面積ＩＥはエミッターベース系の電流、ＮＡはアクセプタ不純物濃度、ＬｎＢはベース中の電子の拡散長、ＬｐＥはエミッタ中の正孔の拡散長を示す。）、これら①ないし③は半導体集積回路の技術分野においていわゆる技術常識に属するとすることができること、を認めることができる。
(3) しかして、右(1)及び(2)に認定してきた事実と《証拠省略》の記載とから、次の事実を導き出すことができるのである。即ち、
イ 接合破壊型のプログラム可能の読出専用半導体記憶装置では、通常、半導体基板上のエピタキシャル層内に記憶セル（用トランジスタ）をマトリックス状に形成するとともに周辺回路のトランジスタを形成するものであり、両トランジスタのベースの深さはいずれも同じであって、周辺回路のトランジスタの特性（例えば電流増幅率）を重視して設計されるものであること、
ロ 記憶セル（用トランジスタ）は、エピタキシャル層を共通コレクタ兼行線として、その共通コレクタ領域内に複数の記憶セル（用トランジスタ）のベース領域及びエミッタ領域を配設するのが普通であり、そのために隣接記憶セルのベース領域同士とその間の共通コレクタ領域とによって寄生トランジスタ作用が生じ、これと、隣接記憶セル（用トランジスタ）とによって両トランジスタの電流利得の和が１に等しいときには、サイリスタ作用を呈し、選択した記憶セル（用トランジスタ）への書込みができなくなることがあること、
ハ トランジスタの電流増幅率は、ベース厚さ、不純物濃度、エミッタ面積等に影響を受けるものであり、ベース深さのみによって一義的に決めることはできないこと、なお本願願書添附図面の第３図（別紙図面第３図）に示されるように、ベース厚さはベース深さとエミッタ深さの差で表されるから、エミッタ深さをあらかじめ決めておけば、ベース厚さの程度は、ベース深さによって表すことができることになること、
ニ トランジスタの電流増幅率は、エミッタ厚さ、不純物濃度、エミッタ面積等が決められると、ベース深さに応じて変えることができるものであること及びベース深さを深くすると電流増幅率を下げることができること、
ホ 本願発明の目的は、周辺回路のトランジスタの特性を犠牲にすることなしにサイリスタ作用を抑制して確実な書込みが可能な半導体記憶装置を提供することにあること、
ヘ ホにおける周辺回路のトランジスタの特性としては、例えば「電流増幅率」を挙げることができ、したがって本願発明は右の目的を達成するために、周辺回路のトランジスタはその電流増幅率についてこれを所定値になるように、そのベース深さ、不純物濃度、エミッタ面積等のパラメーターを選定して形成され、記憶セル（用トランジスタ）は右の周辺回路のトランジスタと同一製造工程で形成されるが、そのベース深さのみは右のように形成される周辺回路のトランジスタのベース深さより深くなるように形成されるものであり、これにより、記憶セル（用トランジスタ）の電流増幅率を下げて、記憶セル（用トランジスタ）と寄生トランジスタの電流利得の和を１より小さくし、サイリスタ作用を抑制することができること、
(4) しかして、右イないしヘから、結局、本願発明は、単に記憶セル（用トランジスタ）のベース深さを周辺回路のトランジスタのベース深さより深く形成するだけのものではなく、記憶セル（用トランジスタ）とともに同一エピタキシャル層内に形成される周辺回路のトランジスタについて、それが所定の動作をすることができるところの特性をもつように、各種のパラメーター（ベース厚さあるいはベース深さ、不純物濃度、エミッタ面積等）を選定して形成されることを前提とするものであることを知ることができ、このことは、既述のように、本願発明においては記憶セル（用トランジスタ）が周辺回路のトランジスタとともに半導体記憶装置を構成しており、周辺回路のトランジスタが所定の動作をすることができる特性をもつように形成されていない限りは、全体として半導体装置として機能することができないものであることからも、明らかである。
(5) 以上、述べてきたとおり、本願発明の前提要件をなす前記構成要件の技術的意味は、記憶セル（用トランジスタ）とともに同一エピタキシャル層内に形成される周辺回路のトランジスタは、所定の動作をすることができる特性をもつように各種のパラメーターが選定されて形成されることにあると解することができる。
（三） 果たして然らば、右の前提要件をその構成要件としてもつ本願発明は、「記憶セルを構成するトランジスタのベースの深さを、周辺回路のトランジスタのベースの深さよりも深く形成した」ことを構成要件とすることにより、その目的を達成することができるものと認めることができ、その特定に欠けるところはないものというべく、本件審決は以上の点につきその認定判断を誤り、「記憶セルを構成するトランジスタのベースの深さについて具体的数字をもって明示するところがないから、本願発明の目的を達成することができない」旨誤った認定判断をしたものといわざるをえない。
（四） 被告は、従来の装置を基準にすると本願特許請求の範囲に含まれる被告主張の態様の③及び④は、本願特許請求の範囲の要件を満たしているにかかわらず本願発明の所期の効果を奏することができない旨主張するが、叙上認定してきたところから明らかなように、本願発明においては、被告主張の右いずれの態様の場合であっても、周辺回路のトランジスタは所定の動作をするように形成されるべきものであるから、被告もその主張の前提としているように、周辺回路のトランジスタのベースの深さよりも記憶セルを構成するトランジスタのベースの深さが深く形成されている限りは、所期の効果を奏するものであることが明らかであるから、被告の右主張は採用し難い。
《証拠省略》に基づく被告の主張及び明細書中に記載されているところの、記憶セルを構成するトランジスタのベースの深さの数値に基づく被告の主張並びにサイリスタ作用による書込不良の生じるとする「従来の装置」なるものに関し被告において縷々述べるところは、いずれも前記（２、（一）及び（二））認定を左右するに至らない。
３ してみれば、本願特許請求の範囲における、「記憶セルを構成するトランジスタのベースの深さを、周辺回路のトランジスタのベースの深さよりも深く形成したこと」の構成について、記憶セルを構成するトランジスタのベースの深さについて直接的に特定するところがないから、本願特許請求の範囲の記載は、その構成に欠くことができない事項を欠如しているとし、特許法第三六条第五項の規定を満たしていないとした本件審決は違法といわざるをえない。
三 よって、本件審決の取消を求める原告の本訴請求は正当として認容し、訴訟費用の負担につき行政事件訴訟法第七条及び民事訴訟法第八九条の規定を適用して、主文のとおり判決する。
（裁判長裁判官 秋吉稔弘 裁判官 竹田稔 濵崎浩一）