東京高等裁判所 昭和６２年（行ケ）１８４号 判決
一 請求の原因一（特許庁における手続の経緯）、二（本件手続補正前の特許請求の範囲）、三（本件手続補正後の特許請求の範囲）及び四（審決の理由の要点）の事実は、当事者間に争いがない。
二 そこで、原告主張の審決の取消事由について判断する。
１ 成立に争いない甲第二号証（願書に最初に添付した明細書）及び第三号証（昭和五九年一一月一五日付け手続補正書）によれば、本願発明は集積回路メモリアレイ、特にメモリセルのそれぞれが一個のトランジスタと容量性蓄積ユニツトとから構成されるメモリアレイに関するもので（明細書第八頁第六行ないし第九行）、一個の集積回路チツプの上に設け得るような密度の大きなメモリアレイを提供すること、設計をし直すことなしにアレイの機能を増加し得るようなメモリアレイを提供すること、及び差動検出と平衡動作を行うことができる検出増幅器を備え得る大きなメモリアレイを提供することを技術的課題（目的）として（同第一三頁第二行ないし第一一行）、特許請求の範囲に記載されているような構成を採用したものと認められる（別紙図面参照）。
２ 前掲甲第二号証と甲第三号証とを対照すれば、本願発明の特許請求の範囲は、本件手続補正前は第１項ないし第13項であつたが本件手続補正によつて第１項ないし第３項に減少されたものであり、かつ、本件手続補正後の特許請求の範囲第２項が同第１項の実施態様項であることはその記載上明らかである。
３ ところで、特許請求の範囲の補正が明細書の要旨を変更しないものとみなされるためには、その補正が、願書に最初に添付した明細書又は図面に明記されている事項か、少なくとも特許出願時において当業者が記載があると認識し得る程度に自明な事項の範囲内でなければならないというべきである。
この点について、原告は、本件手続補正が願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたことを根拠付けるものとして、取消事由１において<１>ないし<７>の七点を挙げている。しかしながら、
（一） 取消事由１<１>ないし<３>において指摘されている構成に係る事項によれば、本願発明の列入力／出力データ交換装置は、列導体の対ごとに設けられ、対応する列導体の対にアクセスするものであることは容易に理解できるが、右構成に係る事項によつて、列入力／出力データ交換装置が複数の列導体の対に同時にアクセスし得ることまでが自明にされているとは認められない。
（二） 取消事由１<４>において指摘されている「シングルエンデイツドまたはエツジエンデイツドとなつている入力／出力回路において、列のそれぞれの対に対する直接アクセスが行われる」との記載（明細書第一四頁第六行ないし第九行）も、列導体の対ごとに設けられている本願発明の列入力／出力データ交換装置が、対応する列導体の対に直接アクセスするものであることを開示しているにとどまることは明らかであつて、右記載によつて、列入力／出力データ交換装置が列導体の複数の対に同時にアクセスし得ることが自明にされているとは到底いえない。
（三） 取消事由１<５>において指摘されている事項は、本件手続補正によつて初めて特許請求の範囲第１項に加えられた事項であるから、これを根拠として本件手続補正が願書に最初に添付した明細書又は図面に記載されていた事項の範囲内においてなされたものとすることができないことはいうまでもないところであつて、取消事由１<５>に係る原告の主張は失当というほかない。
（四） 本願発明の前記構成によれば、本願発明の列導体の各対は、取消事由１<６>において指摘されているようにそれぞれ入出力データチヤンネルを有し個別にアクセスされ得ることが明らかであるが、このことが直ちに、本願発明の列導体の複数の対が同時にアクセスされ得ることをも意味するものでないことはいうまでもない。
（五） 原告は、取消事由１<７>として、二つの方法が可能である場合、何らかの構成上の限定がない限り一方の方法は他方の方法を排除するものではないと主張する。しかしながら、「明細書又は図面に記載した事項」といい得るためには、前記のとおり少なくとも特許出願時において当業者が記載があると認識し得る程度に自明な事項でなければならないのであつて、明細書又は図面において積極的に排除されていないというのみでは足りないことは当然であるから、原告の右主張も理由がない。
以上のとおりであるから、原告が取消事由１において指摘する七点は、いずれも、本件手続補正によつて特許請求の範囲第２項及び第３項に記載された事項が願書に最初に添付した明細書又は図面に記載されていたことを根拠付けるものとはいうことはできない。なお、原告は、審決は願書に最初に添付した明細書における「各対の列導体は、前記検出増幅器が結合される端部と反対の前記導体の端部において前記対に結合される入力／出力データ交換装置が設けられる」との記載（本件手続補正前の特許請求の範囲第11項末尾）を看過しているとも主張するが、右記載は、同明細書の発明の詳細な説明（第一六頁第一八行ないし第一七頁第五行）における「列ラインのそれぞれの対はそれぞれの差動検出増幅器13a、……、13nの端子に結合されている。第１図の回路を完成するために、列ラインのそれぞれの対18および19はその反対側において列入力／出力データ交換装置16a……、16nの一つに結合されており」と同一の技術的事項であり、審決はその理由の要点２（一）の後半において、右発明の詳細な説明の部分を取り上げて検討しているのであるから、審決には願書に最初に添付した明細書の記載の看過はない。
４ そうすると、本件手続補正によつて特許請求の範囲第２項及び第３項に記載された事項は、願書に最初に添付した明細書又は図面に記載も示唆もされておらず自明であつたとも認められないから、本件手続補正は願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたと認めることはできない。なお、本件手続補正後の特許請求の範囲第２項の記載は、その必須要件項である同第１項の技術的事項を実質的に変更することになるから、右第２項の補正は結果的に明細書の要旨を変更することになるものである。
したがつて、本件手続補正を却下すべきものとした審決の認定、判断は正当であつて、審決に原告主張の違法はない。
三 よつて、審決の違法を理由にその取消しを求める原告の本訴請求は失当としてこれを棄却することとする。
〔編注１〕本件における手続補正前の特許請求の範囲は左のとおりである。
１ 複数個の一トランジスタダイナミツクメモリセルと、複数個の対の列導体とを備え、各対は奇数列導体と偶数列導体とを含み、
各々が前記複数個の対の列導体のうちの一つの奇数列導体と偶数列導体との端部でそれらの間に接続された複数個の差動検出増幅器と、
複数個の行導体とをさらに備え、
前記トランジスタセルのアレイは行及び列に配列され、そのため奇数行の各セルは対応の行導体に結合されまた対応の対の列導体の奇数列導体に結合されかつ偶数行の各セルは対応の行導体に結合されかつ対応の対の列導体の偶数列導体に結合され、
前記差動増幅器の各々は、非常に小さな振幅の信号が奇数または偶数行セルがアクセスされているかどうかに従つて前記対の列導体の一方または他方から検出され得るように、その各対の列導体に本来的な差動平衡を与え、
前記複数個の差動検出器の各々は、
交差結合ラツチと、
前記交差結合ラツチと前記偶数列導体との間に直接接続される第一のソースフオロアトランジスタと、
前記交差結合ラツチと前記奇数列導体との間に直接接続される第二のソースフオロアトランジスタと、
前記交差結合ラツチと前記偶数列導体との間に接続される第一の書き戻しトランジスタと、
前記交差結合ラツチと前記奇数列導体との間に接続される第二の書き戻しトランジスタとを備え、
前記ラツチに与えられる入力信号は、それぞれ、前記第一または第二のソースフオロアトランジスタを介して前記偶数列導体または奇数列導体から受取られ、かつ
前記ラツチからの出力信号は、前記第一または第二の書き戻しトランジスタのいずれかによつて増幅され対応の偶数または奇数列導体を駆動する、メモリアレイ。
２ 各トランジスタセルは、直列に接続されたトランジスタと容量とを含む、特許請求の範囲第１項記載のメモリアレイ。
３ 各トランジスタは電界効果トランジスタである、特許請求の範囲第２項記載のメモリアレイ。
４ 複数個の一トランジスタダイナミツクメモリセルと、複数個の対の列導体とを備え、各対は奇数列導体と偶数列導体とを含み、
各々が前記複数個の対の列導体のうちの一つの奇数列導体と偶数列導体との端部でそれらの間に接続された複数個の差動検出増幅器と、
複数個の行導体とをさらに備え、
前記トランジスタセルのアレイは行及び列に配列され、そのため奇数行の各セルは対応の行導体に結合されまた対応の対の列導体の奇数列導体に結合されかつ偶数行の各セルは対応の行導体に結合されかつ対応の対の列導体の偶数列導体に結合され、
前記差動増幅器の各々は、非常に小さな振幅の信号が奇数または偶数行セルがアクセスされているかどうかに従つて前記対の列導体の一方または他方から検出され得るように、その各対の列導体に本来的な差動平衡を与え、
前記メモリアレイは、さらに、前記列導体の端部から列導体に直接接続されて列導体をプリチヤージするプリチヤージ手段を含む、メモリアレイ。
５ 各トランジスタセルは、直列に接続されたトランジスタと容量とを含む、特許請求の範囲第４項記載のメモリアレイ。
６ 各トランジスタは、電界効果トランジスタである、特許請求の範囲第５項記載のメモリアレイ。
７ 複数個の一トランジスタダイナミツクメモリセルと、
複数個の対の列導体とを備え、各対は奇数列導体と偶数列導体とを含み、
各々が前記複数個の対の列導体のうちの一つの奇数列導体と偶数列導体との端部でそれらの間に接続された複数個の差動検出増幅器と、
複数個の行導体とをさらに備え、
前記トランジスタセルのアレイは行及び列に配列され、そのため奇数行の各セルは対応の行導体に結合されまた対応の対の列導体の奇数列導体に結合されかつ偶数行の各セルは対応の行導体に結合されかつ対応の対の列導体の偶数列導体に結合され、
前記差動増幅器の各々は、非常に小さな振幅の信号が奇数または偶数行セルがアクセスされているかどうかに従つて前記対の列導体の一方または他方から検出され得るように、その各対の列導体に本来的な差動平衡を与え、
奇数および偶数列導体の対ごとに設けられる一対のダミーセルをさらに備え、
各ダミーセルの容量は前記メモリセルの容量の二分の一であり、かつ
前記メモリセルと前記ダミーセルは共通電圧源に接続される、メモリアレイ。
８ 前記メモリトランジスタセルおよび前記ダミートランジスタセルの各々は、直列に接続されたトランジスタと容量とを含む、特許請求の範囲第７項記載のメモリアレイ。
９ 各トランジスタは電界効果トランジスタである、特許請求の範囲第８項記載のメモリアレイ。
10 前記ダミーセルの各々には、前記ダミーセルを周期的に再充電する手段が設けられる、特許請求の範囲第７項記載のメモリアレイ。
11 複数個の一トランジスタダイナミツクメモリセルと、複数個の対の列導体とを備え、各対は奇数列導体と偶数列導体とを含み、
各々が前記複数個の対の列導体のうちの一つの奇数列導体と偶数列導体との端部でそれらの間に接続された複数個の差動検出増幅器と、
複数個の行導体とをさらに備え、
前記トランジスタセルのアレイは行及び列に配列され、そのため奇数行の各セルは対応の行導体に結合されまた対応の対の列導体の奇数列導体に結合されかつ偶数行の各セルは対応の行導体に結合されかつ対応の対の列導体の偶数列導体に結合され、
前記差動増幅器の各々は、非常に小さな振幅の信号が奇数または偶数行セルがアクセスされているかどうかに従つて前記対の列導体の一方または他方から検出され得るように、その各対の列導体に本来的な差動平衡を与え、
各対の列導体は、前記検出増幅器が結合される端部と反対の前記導体の端部において前記対に結合される入力／出力データ交換装置が設けられる、メモリアレイ。
12 前記トランジスタセルの各々は、直列に接続されたトランジスタと容量とを含む、特許請求の範囲第11項記載のメモリアレイ。
13 各トランジスタは電界効果トランジスタである、特許請求の範囲第12項記載のメモリアレイ。
〔編注２〕本件における手続補正後の特許請求の範囲は左のとおりである。
１ 複数個の行導体と、
複数個の対の列導体とを備え、前記複数個の対の行導体は、一個の行導体が列導体の各対の二個の列導体と直交して交差するように配置され、
複数個の単一トランジスタダイナミツクメモリセルをさらに備え、前記メモリセルの各々は、任意のメモリセルがデータを書込みかつ読出すためにランダムにアクセスされることができるように一個の行導体と一個の列導体とに結合され、
複数個の差動検出増幅器をさらに備え、前記差動増幅器の各々は前記列導体の一方端に接続され、かつ
前記列導体の他方端へ接続され前記複数個のメモリセルを選択的にアクセスするための入出力データ交換手段をさらに備えた、データを記憶するためのメモリアレイ。
２ 前記入出力データ交換手段は前記列導体の異なる対に関連するメモリセルを同時にアクセスすることができる、特許請求の範囲第１項に記載のメモリアレイ。
３ 複数個の行導体と、
複数個の対の列導体とを備え、前記複数個の対の列導体は、列導体の各対の列導体が互いに平行でかつ隣接するように配置され、
複数個の単一トランジスタダイナミツクメモリセルをさらに備え、前記メモリセルの各々は、各メモリセルがデータを書込みかつ読出すためにランダムにアクセスされることができるように一個の行導体および一個の列導体へ結合され、
差動検出増幅器をさらに備え、前記差動増幅器の各々は一対の列導体へ、その対の列導体の一方端側に接続され、かつ
データが二対以上の列導体に同時に書込まれまたはそれらから読出されることができるように前記列導体にデータを書込みかつ読出すため前記検出増幅器（「検知増幅器」とあるのは「検出増幅器」の誤記と認められる。）が接続される端部とは反対側の、列導体の端部でその列導体に接続される入出力データ交換手段をさらに備えた、メモリアレイ。